Sfoglia per Rivista  

Opzioni
Vai a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

Mostrati risultati da 8 a 17 di 17
Titolo Data di pubblicazione Autore(i) File
Is your bus arbiter really fair? Restoring fairness in axi interconnects for FPGA SOCs 1-gen-2019 Restuccia, Francesco; Pagani, M.; Biondi, A.; Marinoni, M.; Buttazzo, G.
Minimizing CPU energy in real-time systems with discrete speed management 1-gen-2009 Bini, Enrico; Buttazzo, Giorgio Carlo; Lipari, Giuseppe
Minimizing CPU energy in real-time systems with discrete speed management 1-gen-2009 Bini, Enrico; Buttazzo, Giorgio Carlo; Lipari, Giuseppe
Minimizing stack and communication memory usage in real-time embedded applications 1-gen-2014 Zeng, Haibo; DI NATALE, Marco; Zhu, Qi
Multi-Criteria Optimization of Real-Time DAGs on Heterogeneous Platforms under P-EDF 1-gen-2023 Cucinotta, Tommaso; Amory, Alexandre; Ara, Gabriele; Paladino, Francesco; Natale, Marco Di
Optimal Priority Assignment to Control Tasks 1-gen-2014 Giulio Mose, Mancuso; Bini, Enrico; Gabriele, Pannocchia
Optimization of Task Allocation and Priority Assignment in Hard Real-Time Distributed Systems 1-gen-2012 Q., Zhu; H., Zeng; W., Zheng; DI NATALE, Marco; A., Sangiovanni Vincentelli
Partitioning and selection of data consistency mechanisms for multicore real-time systems 1-gen-2019 Al-Bayati, Z.; Sun, Y.; Zeng, H.; Di Natale, M.; Zhu, Q.; Meyer, B. H.
A robust mechanism for adaptive scheduling of multimedia applications 1-gen-2011 Cucinotta, Tommaso; Abeni, Luca; Luigi, Palopoli; Lipari, Giuseppe
Weakly hard schedulability analysis for fixed priority scheduling of periodic real-time tasks 1-gen-2017 Sun, Youcheng; Di Natale, Marco
Mostrati risultati da 8 a 17 di 17
Legenda icone

  •  file ad accesso aperto
  •  file disponibili sulla rete interna
  •  file disponibili agli utenti autorizzati
  •  file disponibili solo agli amministratori
  •  file sotto embargo
  •  nessun file disponibile